SystemVerilogによるモデリングと論理合成 ハードウェア記述言語による回路設計の基礎/単行本
この商品の詳細
- 出版社
- 共立出版
- 出版社シリーズ
- ISBN
- 4320125926
- サイズ
- 単行本
- 発売年月日
- 2026年01月01日
この商品の紹介
ハードウェア記述言語としてSystemVerilogを採用し、回路設計をするために必要な基礎知識と基礎技術を解説する。SystemVerilogによる適切なRTL表現を準備する習慣が自然と身に付くテキスト。
SystemVerilogによるモデリングと論理合成 ハードウェア記述言語による回路設計の基礎/単行本
今お申し込みで120円買取中!
この商品の買取価格を調べる
買取金額50%UP
+お買物クーポン500円分プレゼント!
SystemVerilogによるモデリングと論理合成 ハードウェア記述言語による回路設計の基礎/単行本
今お申し込みで
120円買取中!
買取金額50%UP
+お買物クーポン500円分
プレゼント!
SystemVerilogによるモデリングと論理合成 ハードウェア記述言語による回路設計の基礎/単行本